■ザウルスCPUの歴史

ザウルスのCPUの祖先はポケコン(E500/U1490)に採用されたシャープオリジナルの16ビットCPUです。

年々高速化などの改良が進んでいるとはいえ、10年近い年月に耐える先見的なアーキテクチャは評価できると思います。

ただしリニアにアクセスできるメモリ領域に制限があるため、PI5000以降の機種ではAメモリ、Bメモリのように2バンク(本当は内部辞書等のアクセスなどにもバンクがあるようです)に分けてアクセスしなければならない弊害も存在します。

これがアドインやザウルスネット通信記録、パソコンビューアなどのデータがBメモリにしか配置できない原因となっています。

結果的にRAMカードやフラッシュメモリへのバックアップができないなどのユーザーの不満点に繋がっています。

PI7000で好評だったフラッシュメモリ(内蔵ですが)へのアドインバックアップがPI8000で見送られたのは残念でなりません。

 このCPUに関しては、工学社のポケコンジャーナルやE500/U1490活用研究などで機械語命令等が公開され、また様々なノウハウが蓄積されているためザウルスの場合もBASICで記述されたアドインよりも遙かに高速な機械語で記述されたプログラムが公開されています。

LH580014

これが心臓部

LH580014

クロックは不明です。

クロックアップも可能ですが、I/Oまでクロックアップするため通信等に弊害が出ます。

TC51V8512ATF-12 TC51V8512ATF-12

多分SRAMメモリです。

512KBのものが2個搭載されています。

Aメモリ、Bメモリに対応しているものと思われます。