ＣＰＵ SH3と液晶コントローラ、Ｉ／Ｏコントローラから構成されています。

この画像はMI-504のためモデム用デジタル−アナログインターフェースＬＳＩの部分が空きランドになっています。

SH3はCPU周りのメモリやシリアルインタフェースなどが内蔵されていますが、それ以外のデバイスであるIrDAや液晶制御などはシャープ製カスタムチップで処理しているようです。

大きなＬＳＩがＩ／Ｏコントローラ、小さい方がもしかすると手書き認識に関わる補助ＣＰＵではないかと考えます。

パワザウの補助基板は記憶中枢とモデム回路（デジタル系）が搭載されています。

パワザウのメモリとしてはアイコンなどの書き換え不要な固定データを搭載したＲＯＭ、ZaurusOSを搭載したフラッシュＲＯＭ（フラッシュＥＥＰＲＯＭ？）、記憶用のフラッシュＲＯＭから成り立ちます。

モデム系としてはシーラスロジックの33.6KbpsモデムファミリＬＳＩが搭載されておりＤＳＰ（デジタルシグナルプロセッサ）部、デジタル−デジタルインタフェース、通信バッファ用２５６KbitＳＲＡＭが搭載されています。（補足：この解剖当時はバッファと思っていたのですが、MI-610では廃止されていることからこれはDSP用の外部プログラム格納用だったようです）